※当ページはアフィリエイトプログラムによる収益を得ています。
3次元実装技術「Foveros」から見えるCPUの未来
CPUの世界ではさまざまな新技術が生まれていますが、その中でも特に注目なのがIntel社の「Foveros（フォベロス）」です。
もしFoverosが一般的になれば、CPUの世界に革命が起こるかもしれません。少し大げさですが、これまでのCPUの成約を取り払うだけの力があるように感じます。
では一体どのような技術なのか、その概要を解説します。
3次元積層でより多くのリソースをパッケージング
Foverosはごく簡単に言うならば、CPUの実装に必要なリソースを平面状ではなく立体状に積み上げる技術です。
CPUは「限られたダイの面積の中で、いかに多くの機能を詰め込むか」が課題なわけですが、3次元上にさまざまな機能を積めるようになれば、面積の制約による機能・性能の制限はぐっと小さくなります。
一般的にPC用CPUは、CPUコアと（内蔵）GPUコア、キャッシュメモリとメモリコントローラ、PCI Expressやチップセット用インタフェースなど複数の機能を、1つのダイに詰め込んでいます。
半導体製造技術やプロセスルールの進歩で、より小さな面積に多くの機能を実装できるようになり、CPUは着実に進化してきました。
しかしそれでも、ミドルレンジクラスのGPUをそのままCPUに納めるまでには至っていませんし。また、マルチコア化・メニーコア化もやや頭打ちになっています。
あのAMDでさえ、APU内のGPUは、かなり簡略化されているのです。（単体GPUの6分の1以下のコア数に制限している）
もし、IntelのFoverosのような3次元実装技術が一般的になれば、真の意味で「CPU＋GPU」がひとつのダイで実現できるのかもしれません。
今、私たちが目にしているCPUの中に、ミドルレンジクラスのGPUやより多くのCPUコアなどを持った製品が出回るかもしれないということですね。
機能ブロックごとに複数のダイを積み重ねられる
Foverosの特徴は、単一のダイを複数の「機能ブロック」として分割し、その機能ブロックごとに半導体チップを積み重ねていくことが可能という点です。
これにより、メモリコントローラやGPU、CPUコアなどをそれぞれ別々に製造して、最適な大きさ・機能を目指しつつも、ダイの肥大化を防げるようです。
少しわかりにくいかもしれませんが、要は狭い土地の中で快適な家を建てるために階数を増やす、というような状態ですね。
Foverosは、ひとつの土地の中に2世帯住宅を建てたり、物置や離れをつくったりしながら、住まい全体の機能を高められる技術と言えます。
続々と登場する3次元実装技術
3次元実装技術はCPUの世界だけに限った話ではありません。「面積」の制約は半導体の世界では突破すべき大きな壁であり、メモリやストレージにおいても同様です。
メモリならば「HMB」あたりが該当するでしょう。すでに一部のGPUに採用されていますよね。また、SSDにおいても「3D XPoint」という3次元型の実装技術であり、M.2 SSDなどに使われています。
これらも要は「平面ではなく上（3次元）にリソースを積み上げる」ことで機能や性能の限界を突破しようとしている製品です。
2019年後半以降、3次元実装技術を用いた半導体が続々と登場するため、PCパーツ選びの基準の一つとして注目しても良いのかもしれません。
